Only available in German
Test von Schaltungen und Systemen
H | 03-05-H-701.10
Die Fertigung einer digitalen Schaltung oder eines "System-on-Chip" ist ein komplexer technischer Prozess, der bereits durch geringe Abweichungen zu einem fehlerhaften Chip führen kann. Aus diesem Grund wird jeder Chip nach der Fertigung auf korrekte Funktionsweise getestet.
Als Grundlage dienen Fehlermodelle, die von den physikalisch vorliegenden Fehlern abstrahieren. Auf Basis dieser Fehlermodelle werden Testmuster berechnet. Da viele der sich ergebenden Probleme von hoher Komplexität sind, müssen dafür hochentwickelte Algorithmen verwendet werden.
Heutzutage betragen die Kosten für den Test von Schaltungen bereits ca. die Hälfte der gesamten Produktionskosten. Ein effizienter Testvorgang ist folglich unabdingbar für die Wirtschaftlichkeit der Produktion.
Ziel der Vorlesung ist die Vermittlung des Testverlaufs, wie er derzeit zur Anwendung kommt.
Anfangs werden die Grundlagen des Testens vermittelt (physikalische Fehler vs. logische Fehlermodelle, formale Problemdefinition, allg. Testablauf). Im weiteren Verlauf der Vorlesung werden die Ansätze zur Testmustergenerierung vorgestellt -- vom klassischen Algorithmus aus den 60er Jahren bis zum aktuellen Stand der Forschung.
Literatur:
- M.L. Bushnell, V.D. Agrawal: Essentials of Electronic Testing – for Digital, Memory & Mixed-Signal VLSI Circuits, New York: Springer, 2000.
- N. Jha, S. Gupta: Testing of Digital Systems, Cambridge University Press, 2003.
- A. Miczo: Digital Logic Testing and Simulation, 2. Auflage, Wiley, 2003.
- H. Wojtkowiak: Test und Testbarkeit digitaler Schaltungen, Teubner, 1988.
- H.-J. Wunderlich: Hochintegrierte Schaltungen: Prüfgerechter Entwurf und Test, Berlin: Springer, 1991.
- R. Drechsler, S. Eggersglüß, G. Fey, D. Tille: Test Pattern Generation using Boolean Proof Engines: Springer, 2009.
Weitere Literatur ist als Foliensatz Referenzen bei den Downloads zu finden (siehe unten).
