HOME | CONTACT | Switch DE

Logo Universtity of Bremen
LOGO AGRA | AG Rechnerarchitektur



Group of Computer Architecture / AGRA | Computer Science | Faculty 03 | University of Bremen

Teaching Materials


The Group of Computer Architecture offers the following courses during the current lecture period:


Logo Studip Important note for students: Please use Stud.IP to find the learning material for the courses.





WiSe 2023/2024
Digital Logic Synthesis
Introduction to Reversible and Quantum Computing
Rechnerarchitektur und Eingebettete Systeme (in englischer Sprache)
Test von Schaltungen und Systemen
Graduiertenseminar Rechnerarchitektur
Vertiefungsveranstaltung Technische Informatik 1


SoSe 2023
Introduction to Reversible and Quantum Computing
Modellierung digitaler Systeme auf Register-Transfer-Ebene (RTL) mit Verilog HDL
Technische Informatik 1: Rechnerarchitektur und digitale Schaltungen
Qualitätsorientierter Systementwurf
Graduiertenseminar Rechnerarchitektur
GenArC
loT4U


WiSe 2022/2023
Rechnerarchitektur und Eingebettete Systeme
Test von Schaltungen und Systemen
Graduiertenseminar Rechnerarchitektur
Vertiefungsveranstaltung Technische Informatik 1
GenArC
loT4U


SoSe 2022
Modellierung digitaler Systeme auf Register-Transfer-Ebene (RTL) mit Verilog HDL
Technische Informatik 1: Rechnerarchitektur und digitale Schaltungen
Qualitätsorientierter Systementwurf
Graduiertenseminar Rechnerarchitektur
JARVIS4U
loT4U


WiSe 2021/2022
Digital Systems Modeling and Verification using SystemVerilog
Rechnerarchitektur und Eingebettete Systeme
Einführung in Systems Engineering
Test von Schaltungen und Systemen
Graduiertenseminar Rechnerarchitektur
Vertiefungsveranstaltung Technische Informatik 1
JARVIS4U
loT4U


SoSe 2021
Modellierung digitaler Systeme auf Register-Transfer-Ebene (RTL) mit Verilog HDL
Technische Informatik 1: Rechnerarchitektur und digitale Schaltungen
Qualitätsorientierter Systementwurf
Graduiertenseminar Rechnerarchitektur
JARVIS4U


WiSe 2020/2021
Digital Systems Modeling using Verilog and SystemVerilog: Design, Test and Synthesis
Rechnerarchitektur und Eingebettete Systeme
Praktische Einführung in den modernen Systementwurf mit C++
Test von Schaltungen und Systemen
Graduiertenseminar Rechnerarchitektur
Vertiefungsveranstaltung Technische Informatik 1
JARVIS4U


SoSe 2020
Technische Informatik 1: Rechnerarchitektur und digitale Schaltungen
Qualitätsorientierter Systementwurf
Graduiertenseminar Rechnerarchitektur
DRIVE
systemXrunner


WiSe 2019/2020
Rechnerarchitektur und Eingebettete Systeme
Praktische Einführung in den modernen Systementwurf mit C++
Test von Schaltungen und Systemen
Vertiefungsveranstaltung Technische Informatik 1
DRIVE


SoSe 2019
Technische Informatik 1: Rechnerarchitektur und digitale Schaltungen
Qualitätsorientierter Systementwurf
Graduiertenseminar Rechnerarchitektur
BugRunner
DRIVE


WiSe 2018/2019
Rechnerarchitektur und Eingebettete Systeme
Einführung in Systems Engineering
Praktische Einführung in den modernen Systementwurf mit C++
Graduiertenseminar Rechnerarchitektur
Vertiefungsveranstaltung Technische Informatik 1
BugRunner
DRIVE


SoSe 2018
Technische Informatik 1: Rechnerarchitektur und digitale Schaltungen
Qualitätsorientierter Systementwurf
Technische Dokumentation
Graduiertenseminar Rechnerarchitektur
AriCo Approximate Computing
BugRunner


WiSe 2017/2018
Rechnerarchitektur und Eingebettete Systeme
Einführung in Systems Engineering
Praktische Einführung in den modernen Systementwurf mit C++
Test von Schaltungen und Systemen
Graduiertenseminar Rechnerarchitektur
Vertiefungsveranstaltung Technische Informatik 1
AriCo Approximate Computing
BugRunner


SoSe 2017
Technische Informatik 1
Qualitätsorientierter Systementwurf
Technische Dokumentation
Graduiertenseminar Rechnerarchitektur
AriCo Approximate Computing
Generic Problem Solver (GPS)


WiSe 2016/2017
Rechnerarchitektur und Eingebettete Systeme
Test von Schaltungen und Systemen
Graduiertenseminar Rechnerarchitektur
Vertiefungsveranstaltung Technische Informatik 1
AriCo Approximate Computing
Generic Problem Solver (GPS)


SoSe 2016
Technische Informatik 1
Informatik für den Satellitenbau - On board Data Handling
Kryptographische Implementierungen
Praktische Einführung in den modernen Systementwurf mit C++
Graduiertenseminar Rechnerarchitektur
Generic Problem Solver (GPS)
Projekt "Deep Game"


WiSe 2015/2016
Rechnerarchitektur und Eingebettete Systeme
Test von Schaltungen und Systemen
Graduiertenseminar Rechnerarchitektur
Vertiefungsveranstaltung Technische Informatik I
Generic Problem Solver (GPS)
Projekt "Deep Game"


SoSe 2015
Informatik für den Satellitenbau - On board Data Handling
Praktische Einführung in den modernen Systementwurf mit C++
Qualitätsorientierter Systementwurf
Graduiertenseminar Rechnerarchitektur
Projekt "Deep Game"
Projekt CompTech


WiSe 2014/2015
Distributed Systems and Erlang Programming
Konzepte zukünftiger Computertechnologien
Test von Schaltungen und Systemen
Graduiertenseminar Rechnerarchitektur
Vertiefungsveranstaltung Technische Informatik I
Projekt "Deep Game"
Projekt CompTech


SoSe 2014
Technische Informatik 1
Entwurf zukünftiger Computertechnologien:
Reversible Logik

Informatik für den Satellitenbau - On board Data Handling
Qualitätsorientierter Systementwurf
Graduiertenseminar Rechnerarchitektur
Projekt CompTech
Projekt iTac


WiSe 2013/2014
Konzepte zukünftiger Computertechnologien
Rechnerarchitektur und Eingebettete Systeme
Vertiefungsveranstaltung Technische Informatik I


SoSe 2013
Technische Informatik 1
Qualitätsorientierter Systementwurf
Graduiertenseminar Rechnerarchitektur
Neue Aspekte der Heuristischen Optimierung
Projekt Chip4U
Projekt iTac


WiSe 2012/2013
Rechnerarchitektur und Eingebettete Systeme
Heuristische Optimierungsverfahren
Test von Schaltungen und Systemen
Graduiertenseminar Rechnerarchitektur
Vertiefungsveranstaltung Technische Informatik I
Projekt Chip4U
Projekt FaTNet
Projekt iTac


SoSe 2012
Technische Informatik 1
Qualitätsorientierter Systementwurf
Quantencomputer und Reversible Logik
Graduiertenseminar Rechnerarchitektur
Neue Aspekte der Heuristischen Optimierung
Projekt McChip
Projekt Chip4U


WiSe 2011/2012
Rechnerarchitektur und Eingebettete Systeme
Heuristische Optimierungsverfahren
Test von Schaltungen und Systemen
Graduiertenseminar Rechnerarchitektur
Moderne Aspekte der Rechnerarchitektur
Vertiefungsveranstaltung Technische Informatik I
Projekt McChip
Projekt Chip4U


SoSe 2011
Technische Informatik 1
Qualitätsorientierter Hardware-Entwurf
Quantencomputer und Reversible Logik
Graduiertenseminar Rechnerarchitektur
Neue Aspekte der Heuristischen Optimierung
Projekt McChip
Projekt QBit


WiSe 2010/2011
Hardware-Software Co-Design
Heuristische Optimierungsverfahren
Rechnerarchitektur
Graduiertenseminar Rechnerarchitektur
Moderne Aspekte der Rechnerarchitektur
Vertiefungsveranstaltung TI 1
Projekt McChip
Projekt QBit


SoSe 2010
Technische Informatik 1
Computer Algebra for Computer Engineers
Qualitätsorientierter Hardware-Entwurf
Quantencomputer und Reversible Logik
Graduiertenseminar Rechnerarchitektur
Projekt QBit
Projekt YMo


WiSe 2009/2010
Hardware-Software Co-Design
Heuristische Optimierungsverfahren
Test von Schaltungen und Systemen
Graduiertenseminar Rechnerarchitektur
Vertiefungsveranstaltung TI 1
Projekt QBit
Projekt YMo


SoSe 2009
Technische Informatik 1
Qualitätsorientierter Hardware-Entwurf
Quantumcomputer und Reversible Logik
Ausgewählte Kapitel der Technischen Informatik
Graduiertenseminar Rechnerarchitektur
Moderne Aspekte der Rechnerarchitektur
Moderne Aspekte der Rechnerarchitektur
Neue Aspekte der Evolutionären Algorithmen
Projekt YMo


WiSe 2008/2009
Hardware-Software Co-Design
Rechnerarchitektur
Methoden der Verifikation
Test digitaler Schaltungen
Vertiefungsveranstaltung TI 1
Projekt YMo


SoSe 2008
Technische Informatik 1
Qualitätsorientierter Hardware-Entwurf
Ausgewählte Kapitel der Technischen Informatik
Graduiertenseminar Rechnerarchitektur
Methoden der Verifikation
Test digitaler Schaltungen
Projekt SPEED


WiSe 2007/2008
Hardware-Software Co-Design
Test von Schaltungen und Systemen
Methoden der Verifikation
Test digitaler Schaltungen
Projekt SPEED


SoSe 2007
Technische Informatik 1
Qualitätsorientierter Hardware-Entwurf
Ausgewählte Kapitel der Technischen Informatik
Methoden der Verifikation
Test digitaler Schaltungen
Projekt EXplayN
Projekt SPEED


WiSe 2006/2007
Logiksynthese
Rechnerarchitektur
Test von Schaltungen und Systemen
Test digitaler Schaltungen
Vertiefungsveranstaltung Technische Informatik 1
Projekt EXplayN
Projekt SPEED


SoSe 2006
Technische Informatik 1 (03-05-G-700.11)
Optimierung von graphenbasierten Funktionsdarstellungen (03-05-H-699.53)
Ausgewählte Kapitel der Technischen Informatik (03-05-G-700.14)
Methoden der Verifikation (03-05-H-701.06)
Neue Aspekte der Evolutionären Algorithmen (03-05-H-701.08)
Test digitaler Schaltungen (03-05-H-701.52)
Projekt "EXplayN" (03-05-H-902.42)
Projekt SATRIX (03-05-H-902.31)


WiSe 2005/2006
Hardware-Software Co-Design (03-701.02)
Heuristische Optimierungsverfahren (03-701.09)
Methoden der Verifikation (03-701.06)
Moderne Aspekte der Rechnerarchitektur (03-701.07)
Test digitaler Schaltungen (03-701.52)
Vertiefungsveranstaltung Technische Informatik 1
Projekt "EXplayN" (03-902.42)
Projekt SATRIX (03-902.31)


SoSe 2005
Technische Informatik 1 (03-700.11)
Optimierung von graphenbasierten Funktionsdarstellungen (03-699.53)
Qualitätsorientierter Hardware-Entwurf (03-701.03)
Methoden der Verifikation (03-701.06)
Moderne Aspekte der Rechnerarchitektur (03-701.07)
Neue Aspekte der Evolutionären Algorithmen (03-701.08)
Test digitaler Schaltungen (03-701.52)
Projekt GAMELEON (03-902.18)
Projekt SATRIX (03-902.31)


WiSe 2004/2005
Evolutionäre Algorithmen (03-701.04)
Rechnerarchitektur (03-701.01)
Methoden der Verifikation (03-701.06)
Seminar Rechnerarchitektur (03-701.07)
Test digitaler Schaltungen (03-701.52)
Projekt GAMELEON (03-902.18)
Projekt SATRIX (03-902.31)


SoSe 2004
Technische Informatik 1 (03-700.11)
Qualitätsorientierter Hardware-Entwurf (03-701.03)
Methoden der Verifikation (03-701.06)
Seminar Evolutionäre Algorithmen (03-701.08)
Seminar Rechnerarchitektur (03-701.91)
Test digitaler Schaltungen (03-701.52)
Projekt FunTaskIC (03-902.06)
Projekt GAMELEON (03-902.18)


WiSe 2003/2004
Evolutionäre Algorithmen (03-701.04)
Hardware-Software Co-Design (03-701.02)
Rechnerarchitektur (03-701.01)
Funktionsdarstellung in der formalen Verifikation (03-701.20)
Methoden der Verifikation (03-701.05)
Seminar Rechnerarchitektur (03-701.07)
Test digitaler Schaltungen (03-701.21)
Projekt GAMELEON (03-902.18)


SoSe 2003
Technische Informatik 1
Evolutionäre Algorithmen
Qualitätsorientierter Hardware-Entwurf
Graduiertensemninar:Rechnerarchitektur
Methoden der Verifikation
Test digitaler Schaltungen
Projekt FunTaskIC


WiSe 2002/2003
Rechnerarchitektur
Schaltkreisentwurf
Evolutionäre Algorithmen
Funktionsdarstellung in der formalen Verifikation
Graduiertenseminar:Schaltkreisentwurf
Projekt FunTaskIC


SoSe 2002
Technische Informatik 1
Funktionsdarstellung in der formalen Verifikation
Qualitätsorientierter Hardware-Entwurf
Graduiertensemniar:Schaltkreisentwurf


WiSe 2001/2002
Rechnerarchitektur
Schaltkreisentwurf


©2023 | Group of Computer Architecture | Contact | Legal & Data Privacy