« back

Only available in German

---

Projekt FunTaskIC
P |

1. Veranstalter: Prof. Dr. Rolf Drechsler
   
   Das Projekt wird von Görschwin Fey und Uwe Forgber (Mitarbeitern der AG Rechnerarchitektur) mitbetreut.



2. Thema, Einordnung, Namensgebung
   
   Das Projekt FunTaskIC beschäftigt sich mit dem Entwurf von integrierten Schaltungen (IC=integrated circuit). Im Rahmen des Projektes soll eine durchgängige Entwurfsumgebung entwickelt werden, die den Entwickler ausgehend von der Spezifikation bis hin zur Schaltungsfertigung in automatischer Weise unterstützt. Die einzelnen Schritte sind nochmals im folgenden Bild verdeutlicht: Klick


Ausgehend von einer Idee wird eine textuelle Beschreibung erzeugt, die die Funktionalität im Wesentlichen festlegt. Nach einer Formalisierung dieser Beschreibung erhält man eine ausführbare Spezifikation, die anschließend (meist noch per Hand) in eine Hardware-Beschreibungssprache übersetzt wird. In der Folge wird die Beschreibung durch automatische Werkzeuge transformiert bis der fertige Chip entsteht. Besondere Bedeutung bei der Erstellung der Entwurfsumgebung soll Aspekten der Sicherheit und der Korrektheit zukommen, so dass die Verifikation schon in der frühen Entwurfsphase mit berücksichtigt wird. Die unterschiedlichen Aufgaben (tasks) sollen analysiert und optimiert werden. Anschließend sollen in der Gruppe Lösungsansätze diskutiert und umgesetzt werden. Und der Spaß (fun) darf natürlich nie fehlen ...


3. Problembeschreibung
   
   Heutige integrierte Schaltungen bestehen aus bis zu mehreren Millionen Komponenten. Eine solche Komplexität ist nur durch eine strukturierte, gut durchdachte Vorgehensweise zu bewältigen. Die meisten heute im Einsatz befindlichen Entwurfsmethoden sind inkrementell gewachsen und müssen nach sich ändernden Anforderungen neu überdacht werden. Exemplarisch seien im Folgenden nur zwei Punkte aufgeführt:
   • Wiederwendbarkeit (design reuse): Es ist aus Zeit- und Kostengründen nicht möglich ICs jeweils vollständig neu zu entwickeln. Vielmehr müssen immer wieder verwendete Komponenten in Form von Bibliotheken zur Verfügung gestellt werden.
   • Schaltungsverifikation: Schon heute entfallen auf den Verifikationsprozess in vielen Fällen über 70% der gesamten Entwicklungskosten. Eine Möglichkeit besteht darin, Sicherheits- und Korrektheitsaspekte schon früh in der Entwurfsphase zu berücksichtigen.
   
   
   
4. Projektziele
   
   Nach einer Einarbeitung in die entsprechenden Problemstellungen sollen durchgängige Konzepte erarbeitet werden, die ein Entwurfsmodell realisieren. Im Anschluss sollen in Kleingruppen zu 2-4 Personen Teilaufgaben gelöst werden, die zum Ende hin zum Gesamtentwurf zusammengesetzt werden. Das System soll von der Spezifikation über die Synthese bis hin zur Fertigung die einzelnen Entwurfsschritte unterstützen. Startpunkt ist die Beschreibung eines Prozessors in der Hardware-Beschreibungssprache VHDL. Ebenso stehen kommerzielle Werkzeuge zur Synthese und Simulation zur Verfügung. Es ist beabsichtigt Schrittweise die Beschreibung des Prozessors zu verbessert, und die verfügbaren Software-Werkzeuge durch eigene zu ersetzt. Zur Sicherung der Korrektheit sollen die Simulations- durch formale Beweismethoden ersetzt werden, so dass eine höhere Qualität im Entwurfsprozess ermöglicht wird. Mögliche Teilaufgaben bei der Umsetzung sind:
   • Spezifikation:
     Entwicklung einer Eingabe (z.B. Sprache, Diagramme), aus der sich in eindeutiger Weise ICs - und insbes. ein Prozessor - erzeugen lassen.
   • Synthese:
     Ausgehend von der Eingabebeschreibung soll ein für ICs "verwendbares" Format erzeugt werden.
   • Verifikation:
     Die Korrektheit der erzeugten Schaltung muss sicher gestellt werden. (Dies kann in Form eines der Synthese nachgeschalteten Schrittes geschehen oder schon in der Spezifikation berücksichtigt werden.)
   
   
   Die erarbeiteten Methoden und Algorithmen sollen implementiert und an praktisch relevanten Beispielen auf ihre Anwendbarkeit hin untersucht werden. Als Fallbeispiel soll ein Mikroprozessor entworfen und gefertigt werden, der gemäss des Entwurfsablaufs als 100% korrekt nachgewiesen wird.



5. Begleitende Lehrveranstaltung
   
   
   • Schaltkreisentwurf im WS 2002/2003
   • Rechnerarchitektur im WS 2002/2003
   • Qualitätsorientierter Hardware-Entwurf im SS 2003

Hier geht es zur FunTaskIC Webseite.

Veranstalter:
Prof. Dr. Rolf Drechsler und Görschwin Fey

---