FormalEST

Das Projekt befasst sich mit der formalen Erzeugung von energie-sicheren Testmustern für den Produktionstest von digitalen Schaltungen.

Kontakt: Rolf Drechsler

Der Energieverbrauch während des Testens von gefertigten Schaltungen ist ein großes Problem, da dieser den Chip zu sehr erhitzen kann und zu falschen Testresultaten führen kann. In diesem Projekt werden daher neue Methoden entwickelt, wie energie-sichere Tests erzeugt werden können, die in der Lage sind, Beschädigungen am Chip zu vermeiden und richtige Testergebnisse garantieren.

Laufzeit 2016 - 2019
Ansprechpartner: Prof. Dr. Rolf Drechsler

Gefördert durch die Deutsche Forschungsgemeinschaft (DFG) unter dem Zeichen EG 290/5-1.