Studierende melden sich in Stud.IP an und finden dort die Lernmaterialien zu den Veranstaltungen.
Module 1 introduces some mathematical background and formalisms that would help the students in grasping the concepts of the other modules that follows.
Module 2 provides a general introduction to reversible and quantum computing, with particular emphasis on reversible and quantum gates.
Module 3 focuses on synthesis and optimization techniques for reversible circuits, which are considered as the stepping-stone to compiling applications for quantum computers. Various existing methods in this regard shall be discussed.
Module 4 deals with some in-depth study of well-known quantum algorithms, and some of the necessary backgrounds of quantum computing. Some of the well known quantum algorithms like Shor’s factoring algorithm, Grover’s algorithm, Quantum Phase Estimation algorithm, Deutsch Jozsa’s algorithm etc will be discussed in this module.
Finally, Module 5 deals with various approaches for compiling quantum circuits, and some important applications of quantum computing.
| Mo | 12:00 - 14:00 NW1 H0020 |
| Do | 08:00 - 10:00 HS H2010 |
 Zeit |
Raum |
|
| Mo, 16-18 Uhr | MZH 1450 | |
| Mi, 8-10 Uhr | MZH 1470 | |
| Mo, 8-10 Uhr | MZH 1090 | |
| Mo, 08-10 Uhr | MZH 3150 | |
| Mi, 12-14 Uhr | MZH 1450 | |
| Mi, 12-14 Uhr | MZH 6200 | |
| Aus Gründen des Urheberrechts sind sämtliche Foliensätze und Übungsblätter nur über Stud.IP verfügbar. | ||
| Übung: Mo | von 16:00 - 18:00 MZH 3150 |
| Vorlesung: Mi | von 16:00 - 18:00 MZH 5500 |
Im Projekt GenArC untersuchen wir gemeinsam den Entwurf und die Implementierung verschiedener arithmetischer Schaltungen. Wir erstellen ein Werkzeug, das automatisch eine gewünschte arithmetische Schaltung mit optionalem Typ (Architektur) und Größe generiert. Als „Real-World“-Anwendung soll eine anpassbare RISC-V-CPU (RV32IM) mit angepasster ALU und HW-Beschleuniger entwickelt werden. Neben der Entwicklung spielt auch die Verifikation eine sehr wichtige Rolle. Im Projekt GenArC betrachten wir auch den Verifikationsablauf für die zu erzeugenden Schaltungen.
Voraussetzungen:
Wenn Du an der Entwicklung eines RISC-V-Prozessors arbeiten möchtest, der auf der Grundlage verschiedener arithmetischer Schaltungen angepasst werden kann, oder an der Entwicklung eines Werkzeugs interessiert bist, das vollautomatisch korrekte Schaltungen generiert, bist Du in GenArC richtig aufgehoben. Grundsätzlich bewegt sich das Projekt in ähnlichen Bereichen wie Praktische Informatik 1/2 und Technische Informatik 1. Wer Spaß an Algorithmen und Lösungstechniken hat, wird sich auch in GenArC wiederfinden. Das Projekt ist für Studierende aus den Bachelorstudiengängen Informatik, Systems Engineering und Digitale Medien geeignet, aber auch für weitere Studierende offen. Eine Weiterführung des Projektes im Masterstudiengang ist geplant. Das Bachelorprojekt bereitet auf die Masterprofile SQ und KIKR und teilweise auch DMI vor.
Digitalisierung, Vernetzung und intelligente Funktionen geraten immer mehr in den Fokus der Öffentlichkeit. Sie bilden die Grundlage für einen technologischen Umbruch in der Gesellschaft und sind Ziel aktueller Forschung und Entwicklung.
Eine der prominentesten Anwendungen ist das sogenannte Internet-of-Things (IoT). IoT Geräte bieten intelligente Funktionen mit einer hohen Vernetzung an. Sie bilden eine elementare Grundlage für Zukunftsthemen wie Smart Homes and Cities. Neben intelligenten Sensoren spielen auch Sprach- und Bilderkennung eine wichtige Rolle. Für die Umsetzung ist eine hohe Energieeffizienz sehr wichtig. Zum einen müssen IoT Geräte eine hohe Performanz aufweisen um komplexe Algorithmen auszuführen und zum anderen dabei möglichst wenig Energie verbrauchen. Dazu werden primär domainenspezifische HW-Beschleuniger entwickelt. In diesem Zusammenhang hat die moderne, offene und freie RISC-V Instruktionssatzarchitektur eine enorme Bedeutung gewonnen. RISC-V ist sehr modular aufgebaut und von Grund auf entwickelt worden um benutzerdefinierte Instruktionssatzerweiterungen einzubauen um Anwendungsfälle zu beschleunigen. Neben der HW spielt auch die SW eine sehr wichtige Rolle im Entwurfsablauf. Um eine parallele Entwicklung von HW und SW zu ermöglichen finden virtuelle Prototypen Anwendung, d.h. abstrakte Simulationsmodelle der HW, die die SW ausführen können. Besonders im IoT Bereich sind auch Verifikationslösungen elementar, die Safety und Security Aspekte auf HW und SW Ebene abdecken. Zudem fallen große Datenmengen an, die gesammelt, verarbeitet und visualisiert werden. Dabei werden neben der lokalen Verarbeitung am IoT Gerät auch zentrale Services in der Cloud verwendet die mehr Rechenleistung bieten. Des Weiteren kann auch die effiziente Vernetzung von verschiedenen IoT Geräten untersucht werden.
In diesem Projekt soll der eben skizzierte Entwurfsablauf für moderne IoT Systeme betrachtet werden. Dabei sollen konkret ein oder mehrere IoT Geräte mit intelligenten Funktionen entwickelt werden.
Es ergeben sich verschiedene spannende Fragen:
Im Projekt IoT4U wollen wir die Studenten an einem praktischen Beispiel an den modernen Systementwurf heranführen. Dazu sollen IoT Geräte mit intelligenten Funktionen entwickelt werden. Hier werden sowohl die HW als auch SW Komponenten benötigt. Eine zentrale Rolle spielen dabei Beschleuniger in der HW insbesondere mit Zusammenhang zu Algorithmen der künstlichen Intelligenz um die domainenspezifischen Anwendungsfälle zu beschleunigen. Neben der Entwicklung spielt auch die Verifikation eine sehr wichtige Rolle sowie Services, die eine zentralisierte Datenverarbeitung und Visualisierung ermöglichen.
Voraussetzungen:
Wer an vorderster Front der Entwicklung von intelligenter Technologie mitarbeiten möchte oder Interesse am Systementwurf von modernen eingebetteten Systemen hat, ist in IoT4U richtig aufgehoben. Grundsätzlich bewegt sich das Projekt in ähnlichen Bereichen wie Praktische Informatik 1/2 und Technische Informatik 1. Wer Spaß an Algorithmen und Lösungstechniken hat, wird sich auch in IoT4U wiederfinden. Das Projekt ist für Studierende aus den Bachelorstudiengängen Informatik, Systems Engineering und Digitale Medien offen. Eine Weiterführung des Projektes im Masterstudiengang ist geplant. Das Bachelorprojekt bereitet auf die Masterprofile SQ und KIKR und teilweise auch DMI vor.