PLiM „HDL-basierte Synthese und Verifikation für programmierbare Logic-In-Memory Architektur“

Das Ziel des Projekts PLiM „HDL-basierte Synthese und Verifikation für programmierbare Logic-In-Memory Architektur“ ist es, einen HDL-basierten Synthese Ansatz eine Logic-In-Memory Architektur zu finden.

Kontakt: Prof. Dr. Rolf Drechsler, Saman Fröhlich

Resistive RAM (RRAM) ist eine neue Speichertechnologie, die es, im Gegensatz zu herkömmlichen Speichern, erlaubt Boolesche Operationen auszuführen – auch In-Memory Computing genannt. Zusammen mit der Tatsache, dass RRAM einen äußerst geringen Stromverbrauch hat und gut skaliert ist dies eine der vielversprechendsten neuen Technologien für zukünftige Computergenerationen. Das Ziel des Projekts PLiM „HDL-basierte Synthese und Verifikation für programmierbare Logic-In-Memory Architektur“ ist es, einen HDL-basierten Synthese Ansatz für eine RRAM basierte Logic-In-Memory Architektur zu finden. Darüber hinaus sollen Möglichkeiten zur Verifikation von Programmen für diese Architektur entwickelt werden. Durch weitere Optimierung und Parallelisierung der Programme soll so eine leistungsstarke Plattform für In-Memory Computing entwickelt werden.