Mein primäres Forschungsinteresse gilt der Anwendung formaler Methoden zur Verifikation von SoC. Präziser gesagt untersuche ich die Verbindungen zwischen Design und Spezifikation eines Modells. Ziel dieser Arbeit ist die Beschleunigung des traditionellen model checking für gegebene Komponenten.

Darüber hinaus arbeite ich an einer Methode zur automatischen Abstraktion von Komponenten ausgehend von ihrer Spezifikation. Die zuvor abstrahierten Komponenten können im Framework CEGAR (www-asim.lip6.fr/~cecile) verifiziert werden.