Ich beschäftige mich mit der Verifikation von eingebetteten Systemen im Rahmen des Forschungsprojekts Scale4Edge. Hierbei betrachte ich vor allem die Schnittstelle zwischen Hardware und Software. Ein weiteres meiner Forschungsinteressen liegt in der formalen Verifikation.
PolySAT: A Fast Cache-SAT Implementation for Solving Boolean Problems with Parameterized Complexity
Advanced And-Inverter Graph Decomposition Technique for Reducing Circuit Complexity
Polynomial formal verification parameterized by cutwidth properties of a circuit using Boolean satisfiability