Meine Forschungsinteressen konzentrieren sich hauptsächlich auf die Bereiche der On-Chip-Bus-Architektursynthese, der Robustheitsaspekte in der Synthese und des low-power-Designs. Ziel meiner Arbeit ist die Entwicklung neuer Algorithmen zur Lösung zukünftiger SoC Entwurfsprobleme.
Simultaneous On-Chip Bus Synthesis and Voltage Scaling Under Random On-Chip Data Traffic