HOME | KONTAKT

Logo Universität Bremen
LOGO AGRA | AG Rechnerarchitektur



Arbeitsgruppe Rechnerarchitektur / AGRA | Informatik | FB03 | Universität Bremen

Dr. Heinz Riener


Die Entwicklung korrekter und zuverlässiger nebenläufiger Programme ist ermüdend und fehleranfällig. Fehlerauswirkungen zeigen sich oft nur unter einem ganz bestimmten Zusammenspiel der ausgeführten Threads. Gleichzeitig fehlt im Gebiet der nebenläufigen Programmierung Unterstützung durch Werkzeuge für Programmierer. Meine Forschung richtet sich auf den Entwurf von automatischen Debugging-Methoden für nebenläufige Programme und umfasst das Auffinden von Fehlern, die Lokalisierung der Fehlerursachen, und letztlich die Reparatur von Programmen.

WiMi

metaSMT: Focus On Your Application And Not On Solver Integration
Autor: Heinz Riener, Finn Haedicke, Stefan Frehse, Mathias Soeken, Daniel Große, Rolf Drechsler, Görschwin Fey
Zeitschrift: International Journal of Software Tools for Technology Transfer
Details: DOI 10.1007/s10009-016-0426-1, 19(5):605-621 (2017)

CEGAR-based EF Synthesis of Boolean Functions with an Application to Circuit Rectification
Autor: Heinz Riener, Rüdiger Ehlers, Görschwin Fey
Konferenz: 22nd Asia and South Pacific Design Automation Conference (ASP-DAC)
Pdf | Referenz: pp. 251-256, Chiba/Tokyo, Japan, 2017

Designing Reliable Cyber-Physical Systems
Autor: Gadi Aleksandrowicz, Eli Arbel, Roderick Bloem, Timon Ter Braak, Sergei Devadze, Görschwin Fey, Maksim Jenihhin, Artur Jutman, Hans G. Kerkhoff, Robert Könighofer, Jan Malburg, Shiri Moran, Jaan Raik, Gerard Rauwerda, Heinz Riener, Franz Röck, Konstantin Shibin, Kim Sunesen, Jinbo Wan, Yong Zhao
Konferenz: Forum on specification & Design Languages (FDL)
Pdf | Referenz: Bremen, Germany, 2016

Equivalence Checking on ESL Utilizing A Priori Knowledge
Autor: Niels Thole, Heinz Riener, Görschwin Fey
Konferenz: Forum on specification & Design Languages (FDL)
Pdf | Referenz: Bremen, Germany, 2016

WCET Overapproximation for Software in the Context of Cyber-Physical Systems
Autor: Niklas Krafczyk, Heinz Riener, Görschwin Fey
Konferenz: IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC)
Pdf | Referenz: Tallinn, Estonia, 2016

Exact Diagnosis Using Boolean Satisfiability
Autor: Heinz Riener, Görschwin Fey
Konferenz: International Conference on Computer Aided Design (ICCAD)
Pdf | Referenz: Austin, USA, 2016

Equivalence Checking on System Level using A Priori Knowledge
Autor: Niels Thole, Heinz Riener, Görschwin Fey
Konferenz: IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS'15)
Pdf | Referenz: Belgrade, Serbia, 2015

metaSMT: A Unified Interface to SMT-LIB2
Autor: Heinz Riener, Mathias Soeken, Clemens Werther, Görschwin Fey, Rolf Drechsler
Konferenz: Forum on specification & Design Languages (FDL'14)
Pdf | Referenz: pp. 1-6, Munich, Germany, 2014

Improving Fault Tolerance Utilizing Hardware-Software-Co-Synthesis
Autor: Heinz Riener, Stefan Frehse, Görschwin Fey
Konferenz: Design, Automation and Test in Europe (DATE'13)
Pdf | Referenz: pp. 939-943, Grenoble, France, 2013

Hardware-Software-Co-Synthese zur Verbesserung der Fehlertoleranz
Autor: Stefan Frehse, Heinz Riener, Görschwin Fey
Konferenz: 6. GMM/GI/ITG-Fachtagung Zuverlässigkeit und Entwurf (ZuE'12)
Pdf | Referenz: pp. 90-96, Bremen, Germany, 2012

Model-Based Diagnosis versus Error Explanation
Autor: Heinz Riener, Görschwin Fey
Konferenz: 10th ACM/IEEE International Conference on Formal Methods and Models for Codesign (MEMOCODE'12)
Pdf | Referenz: pp. 43-52, Arlington, Virginia, USA, 2012

Computing Exact Fault Candidates Incrementally
Autor: Heinz Riener, Görschwin Fey
Workshop: 4th Workshop on Design Automation for Understanding Hardware Designs (DUHDe)
Referenz: Lausanne, Switzerland, 2017

Mining Latency Guarantees for RT-level Designs
Autor: Jan Malburg, Heinz Riener, Görschwin Fey
Workshop: 4th Workshop on Design Automation for Understanding Hardware Designs (DUHDe)
Referenz: Lausanne, Switzerland, 2017

Counterexample-Guided EF Synthesis of Boolean Functions
Autor: Heinz Riener, Rüdiger Ehlers, Görschwin Fey
Workshop: Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV)
Referenz: Bremen, Germany, 2017

Counterexample-Guided Diagnosis
Autor: Heinz Riener, Görschwin Fey
Workshop: International Verification and Security Workshop (IVSW'16)
Pdf | Referenz: Sant Feliu de Guixols, Catalunya, Spain, 2016

SMT-Based CPS Parameter Synthesis
Autor: Heinz Riener, Robert Könighofer, Görschwin Fey, Roderick Bloem
Workshop: Applied Verification for Continuous and Hybrid Systems (ARCH@CPSWeek'16)
Pdf | Referenz: pp. 126-133, Vienna, Austria, 2016

Path-Based Program Repair
Autor: Heinz Riener, Rüdiger Ehlers, Görschwin Fey
Workshop: 12th International Workshop on Formal Engineering approaches to Software Components and Architectures, Satellite event of ETAPS (FESCA'15)
Pdf | Referenz: pp. 22-32, London, United Kingdoms, 2015

Execution Tracing of C Code for Formal Analysis
Autor: Heinz Riener, Michael Kirkedal Thomsen, Görschwin Fey
Workshop: 18. ITG/GMM/GI-Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV'15)
Referenz: Chemnitz, Germany, 2015

A Logic for Cardinality Constraints
Autor: Heinz Riener, Oliver Keszöcze, Rolf Drechsler, Görschwin Fey
Workshop: 17. ITG/GMM/GI-Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV'14)
Referenz: Böblingen, Germany, 2014

Yet a Better Error Explanation Algorithm
Autor: Heinz Riener, Görschwin Fey
Workshop: 16. ITG/GMM/GI-Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV'13)
Pdf | Referenz: pp.193-194, Rostock, Germany, 2013

Verification of Embedded Systems Using Modeling and Implementation Languages
Autor: Mathias Soeken, Heinz Riener, Robert Wille, Görschwin Fey, Rolf Drechsler
Workshop: International Workshop on Metamodelling and Code Generation for Embedded Systems (MeCoEs'12)
Pdf | Referenz: pp. 67-72, Tampere, Finland, 2012

Model-Based Diagnosis versus Error Explanation
Autor: Heinz Riener, Görschwin Fey
Workshop: International Workshop on System Level-Design of Automotive Electronics/Software (SLDAES'12) in conjunction with 49th Design Automation Conference (DAC'12)
Pdf | Referenz: San Francisco, USA, 2012

FAuST: A Framework for Formal Verification, Automated Debugging, and Software Test Generation
Autor: Heinz Riener, Görschwin Fey
Workshop: 19th International SPIN Workshop on Model Checking of Software (SPIN'12)
Pdf | Referenz: pp. 234-240, Oxford, United Kingdoms, 2012

Test Case Generation from Mutants using Model Checking Techniques
Autor: Heinz Riener, Roderick Bloem, Görschwin Fey
Workshop: IEEE Fourth International Conference on Software Testing, Verification and Validation Workshops (ICSTW'11)
Pdf | Referenz: pp. 388-397, Berlin, Germany, 2011

« zurück


©2023 | AG Rechnerarchitektur | Kontakt | Impressum & Datenschutz