HOME | KONTAKT

Logo Universität Bremen
LOGO AGRA | AG Rechnerarchitektur



Arbeitsgruppe Rechnerarchitektur / AGRA | Informatik | FB03 | Universität Bremen

Dr. Eleonora Schönborn


Der Schwerpunkt meiner Forschung liegt im Bereich der reversiblen Logik, welche unter anderem als Grundlage für Quantencomputer dient und vielversprechende Anwendungen im Bereich des Low-Power Designs bietet. Dabei beschäftige ich mich insbesondere mit der Synthese reversibler Schaltkreise basierend auf Hardwarebeschreibungssprachen. Darüber hinaus bin ich in der Lehre aktiv.

WiMi

BDD-based Synthesis for All-optical Mach-Zehnder Interferometer Circuits
Autor: Eleonora Schönborn, Kamalika Datta, Robert Wille, Indranil Sengupta, Hafizur Rahaman, Rolf Drechsler
Konferenz: International Conference on VLSI Design (VLSI Design)
Pdf | Referenz: Bengaluru, India, 2015

RevVis: Visualization of Structures and Properties in Reversible Circuits
Autor: Robert Wille, Jannis Stoppe, Eleonora Schönborn, Kamalika Datta, Rolf Drechsler
Konferenz: Reversible Computation
Pdf | Referenz: Kyoto, Japan, 2014

Optimizing DD-based Synthesis of Reversible Circuits using Negative Control Lines
Autor: Eleonora Schönborn, Kamalika Datta, Robert Wille, Indranil Sengupta, Hafizur Rahaman, Rolf Drechsler
Konferenz: IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS)
Pdf | Referenz: pp. 129-134, Warschau, Polen, 2014

Circuit Line Minimization in the HDL-based Synthesis of Reversible Logic
Autor: Robert Wille, Mathias Soeken, Eleonora Schönborn, Rolf Drechsler
Konferenz: IEEE Computer Society Annual Symposium on VLSI (ISVLSI)
Pdf | Referenz: pp. 213-218, Amherst, USA, 2012

Designing a RISC CPU in Reversible Logic
Autor: Robert Wille, Mathias Soeken, Daniel Große, Eleonora Schönborn, Rolf Drechsler
Konferenz: 41st International Symposium on Multiple-Valued Logic (ISMVL)
Pdf | Referenz: pp. 170-175, Tuusula, 2011

Quo Vadis, Reversible Circuit Design? Towards Scaling Design and Synthesis of Reversible Circuits
Autor: Eleonora Schönborn, Robert Wille, Rolf Drechsler
Workshop: Reed-Muller Workshop
Referenz: Waterloo, Canada, 2015

Designing a RISC CPU in Reversible Logic
Autor: Robert Wille, Mathias Soeken, Daniel Große, Eleonora Schönborn, Rolf Drechsler
Workshop: 14. ITG/GMM/GI-Workshop "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen"
Referenz: pp. 249-258, Oldenburg, 2011

« zurück


©2023 | AG Rechnerarchitektur | Kontakt | Impressum & Datenschutz