in unserer Arbeitsgruppe hat es sich bewährt, dass Themen für Bachelor- und Masterarbeiten in einem persönlichen Gespräch erarbeitet werden.| Alle | Bachelor | Master | Diplom |
| 2025 |
![]() |
![]() |
|
| 2024 |
![]() |
![]() |
|
| 2023 |
![]() |
![]() |
|
| 2022 |
![]() |
![]() |
|
| 2021 |
![]() |
![]() |
|
| 2020 |
![]() |
![]() |
|
| 2019 |
![]() |
![]() |
|
| 2018 |
![]() |
![]() |
|
| 2017 |
![]() |
![]() |
|
| 2016 |
![]() |
![]() |
|
| 2015 |
![]() |
![]() |
![]() |
| 2014 |
![]() |
![]() |
![]() |
| 2013 |
![]() |
![]() |
|
| 2012 |
![]() |
![]() |
![]() |
| 2011 | ![]() |
![]() |
![]() |
| 2010 | ![]() |
![]() |
|
| 2009 | ![]() |
![]() |
|
| 2008 | ![]() |
||
| 2007 | ![]() |
||
| 2006 | ![]() |
||
| 2005 | ![]() |
| Name | Thema |
| Jan Carstens | Testmustergenerierung durch Kombination Boolescher Beweiser |
| Jannes Dinse | System-on-Chip Entwurf eines RISC mit einem FPGA |
| Alexander Finder | Heuristische Verfahren zur Logiksynthese für Pseudo Kronecker Ausdrücke |
| Manuel Friebus | Visualisierung von SystemC auf Systemebene |
| Finn Haedicke | Constraint gesteuerte pseudo-zufällige Stimuli-Erzeugung basierend auf SMT-Beweisern |
| Hoang M. Le | Formal Verification of abstract SystemC designs via Bounded Model Checking |
| Olaf von der Ahe | Formale Verifikation von sequentiellen Schaltkreisen mittels QBF-Beweisern |
| Hongyan Zhang | Modellierung, Validation und Verifikation der SIMATIC S5 CPU |