Das primäre Ziel meiner Forschung ist die Verbesserung der Testbarkeit von integrierten Schaltkreisen sowie die Qualitätssteigerung von Herstellungstests. In diesem Zusammenhang modelliere ich moderne Testzugangsmechanismen auf Systemebene, das mir eine Optimierung bestimmter Eigenschaften dieser Mechanismen bereits in einer frühen Entwicklungsphase erlaubt, wofür ich formale Methode anwende.
Power-aware Test Scheduling Framework for IEEE 1687 Multi-Power Domain Networks using Formal Techniques