HOME | KONTAKT

Logo Universität Bremen
LOGO AGRA | AG Rechnerarchitektur



Arbeitsgruppe Rechnerarchitektur / AGRA | Informatik | FB03 | Universität Bremen

Jan Kleinekathöfer, M.Sc.


Mein Forschungsfeld ist die formale Verifikation von komplexen Schaltkreisen sowie die Komplexitätsanalyse des Verifikationsprozesses. Verschiedene Ansätze ermöglichen eine effiziente Verifikation von bestimmten Schaltkreistypen. Das Ziel meiner Arbeit ist zu beweisen, dass spezielle Schaltkreise sich mit einer gegebenen Methode effizient verifizieren lassen und neue Techniken für bisher nicht effizient verifizierbare Schaltkreise einzuführen.

WiMi

+49 421 218-64440

MZH 4300

ja_kl@uni-bremen.de

Lower bound proof for the size of BDDs representing a shifted addition
Autor: Jan Kleinekathöfer, Alireza Mahzoon, Rolf Drechsler
Zeitschrift: Information Processing Letters
Details: DOI: 10.1016/j.ipl.2025.106571 (2025)

Late Breaking Results: Efficient Formal Verification of Highly Optimized MAC Units
Autor: Jan Kleinekathöfer, Lennart Weingarten, Kamalika Datta and Rolf Drechsler
Konferenz: Design, Automation and Test in Europe Conference (DATE)
Referenz: Verona, Italy, 2026

Automatic Polynomial Formal Verification of a Floating Point Multiplier
Autor: Jan Kleinekathöfer, Rolf Drechsler
Konferenz: Euromicro Conference Series on Digital System Design (DSD)
Referenz: Salerno, Italy, 2025

Polynomial Formal Verification of Floating Point Adders
Autor: Jan Kleinekathöfer, Alireza Mahzoon, Rolf Drechsler
Konferenz: Design, Automation and Test in Europe Conference (DATE)
Pdf | Referenz: Antwerp, Belgium, 2023

Verifying Safety Properties of Robotic Plans operating in Real-World Environments via Logic-based Environment Modeling
Autor: Tim Meywerk, Marcel Walter, Vladimir Herdt, Jan Kleinekathöfer, Daniel Große, Rolf Drechsler
Konferenz: 9th International Symposium On Leveraging Applications of Formal Methods, Verification and Validation (ISoLA)
Pdf | Referenz: Rhodes, Greece, 2020

Secure Open-Source Chip Design: Logic Locking and Attack Analysis within the OpenLane Flow
Autor: Jan Kleinekathöfer, Muhammad Hassan and Rolf Drechsler
Workshop: GI/GMM/ITG Testmethoden und Zuverlässigkeit von Schaltungen und Systemen (TuZ)
Referenz: Potsdam, Germany, 2026

Polynomial Formal Verification exploiting Constant Cutwidth
Autor: Mohamed Nadeem, Jan Kleinekathöfer, Rolf Drechsler
Workshop: International Workshop on Rapid System Prototyping (RSP)
Pdf | Referenz: Hamburg, Germany, 2023

Polynomial Formal Verification of Adder Circuits Using Answer Set Programming
Autor: Mohamed Nadeem, Jan Kleinekathöfer and Rolf Drechsler
Workshop: 2023 Reed-Muller Workshop (RM2023)
Pdf | Referenz: Matsue, Shimane, Japan, 2023

« zurück


©2026 | AG Rechnerarchitektur | Kontakt | Impressum & Datenschutz