HOME | KONTAKT

Logo Universität Bremen
LOGO AGRA | AG Rechnerarchitektur



Arbeitsgruppe Rechnerarchitektur / AGRA | Informatik | FB03 | Universität Bremen

Fatemeh Shirinzadeh, M.Sc.


Mein Forschungsgebiet ist die HDL-basierte Synthese von In-Memory-Computerarchitekturen, die Daten in nichtflüchtigen Speicherbausteinen verarbeiten. In meiner Forschung arbeite ich mit Logic-in-Memory (LiM)-Architekturerweiterungen zur Unterstützung von Analog- und Mixed-Signal (A/MS)-Designs.

WiMi

In-Memory SAT-Solver for Self-Verification of Programmable Memristive Architectures
Autor: Fatemeh Shirinzadeh, Arighna Deb, Saeideh Shirinzadeh, Abhoy Kole, Kamalika Datta and Rolf Drechsler
Konferenz: International Conference on VLSI Design (VLSID)
Pdf | Referenz: Kolkata, India, 2024

Verification of In-Memory Logic Design Using ReRAM Crossbars
Autor: Kamalika Datta, Arighna Deb, Fatemeh Shirinzadeh, Abhoy Kole, Saeideh Shirinzadeh, Rolf Drechsler
Konferenz: IEEE Interregional NEWCAS Conference (NEWCAS)
Pdf | Referenz: Edinburgh, Scotland, 2023

An Evolutionary Approach to Reconfigurable Scan Network Design
Autor: Payam Habiby, Fatemeh Shirinzadeh und Rolf Drechsler
Workshop: GI/GMM/ITG Testmethoden und Zuverlässigkeit von Schaltungen und Systemen (TuZ)
Pdf | Referenz: Darmstadt, Germany, 2024

« zurück


©2023 | AG Rechnerarchitektur | Kontakt | Impressum & Datenschutz