HOME | KONTAKT

Logo Universität Bremen
LOGO AGRA | AG Rechnerarchitektur



Arbeitsgruppe Rechnerarchitektur / AGRA | Informatik | FB03 | Universität Bremen

Marcel Merten, M.Sc.


Ich beschäftige mich mit der Testerzeugung und der Verifikation von Schaltkreisen unter Verwendung formaler Beweistechniken. Hierbei stehen Schaltkreise mit neuartigen Sicherungsblöcken im Fokus, die einen effektiven IP-Knowledgeschutz ermöglichen, wofür neuartige rekonfigurierbare Feldeffektransistoren (RFETs) verwendet werden. Ein zentrales Ziel meiner Arbeit besteht darin, die funktionale Äquivalenz zwischen RFET-basierten Schaltkreisen und einem klassischen CMOS-basierten (ungeschützten) Referenzschaltkreises nachzuweisen.

WiMi

+49 421 218-63945

MZH 4260

mar_mer@uni-bremen.de

SAT-Based Key Determination Attack for Improving the Quality Assessment of Logic Locking Mechanisms
Autor: Marcel Merten, Mohammed E. Djeridane, Sebastian Huhn, Rolf Drechsler
Buchtitel: Advanced Boolean Techniques | Herausgeber: Rolf Drechsler, Sebastian Huhn (Eds.)
Verlag: Springer
Format: DOI 10.1007/978-3-031-28916-3 (2023)

Improving Virtual Prototype Driven Hardware Optimization by Merging Instruction Sequences
Autor: Jan Zielasko, Rune Krauss, Marcel Merten, Rolf Drechsler
Konferenz: International Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS)
Pdf | Referenz: Kielce, Poland, 2024

Scalable Neuroevolution of Ensemble Learners
Autor: Marcel Merten, Rune Krauss, Rolf Drechsler
Konferenz: The Genetic and Evolutionary Computation Conference (GECCO)
Pdf | Referenz: Lisbon, Portugal, 2023

Quality Assessment of Logic Locking Mechanisms using Pseudo-Boolean Optimization Techniques
Autor: Marcel Merten, Muhammad Hassan, Rolf Drechsler
Konferenz: 26th International Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS)
Pdf | Referenz: Tallinn, Estonia, 2023

Increasing SAT-Resilience of Logic Locking Mechanisms using Formal Methods
Autor: Marcel Merten, Sebastian Huhn, Rolf Drechsler
Konferenz: IEEE European Test Symposium (ETS)
Pdf | Referenz: Venice, Italy, 2023

Design Enablement Flow for Circuits with Inherent Obfuscation based on Reconfigurable Transistors
Autor: Jens Trommer, Niladri Bhattacharjee, Thomas Mikolajick, Sebastian Huhn, Marcel Merten, Mohammed E. Djeridane, Muhammad Hassan, Rolf Drechsler, Shubham Rai, Nima Kavand, Armin Darjani, Akash Kumar, Violetta Sessi, Maximilian Drescher, Sabine Kolodinski and Maciej Wiatr
Konferenz: Design, Automation and Test in Europe Conference (DATE)
Pdf | Referenz: Antwerp, Belgium, 2023

Quality Assessment of RFET-based Logic Locking Protection Mechanisms using Formal Methods
Autor: Marcel Merten, Sebastian Huhn, Rolf Drechsler
Konferenz: IEEE European Test Symposium (ETS)
Pdf | Referenz: Barcelona, Spain, 2022

A Hardware-based Evolutionary Algorithm with Multi-Objective Optimization Operators for On-Chip Transient Fault Detection
Autor: Marcel Merten, Sebastian Huhn, Rolf Drechsler
Konferenz: 40th IEEE VLSI Test Symposium (VTS)
Pdf | Referenz: San Diego, USA, 2022

A Codeword-based Compactor for On-Chip Generated Debug Data Using Two-Stage Artificial Neural Networks
Autor: Marcel Merten, Sebastian Huhn, Rolf Drechsler
Konferenz: 34th IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT)
Pdf | Referenz: Athens, Greece, 2021

ALF – A Fitness-Based Artificial Life Form for Evolving Large-Scale Neural Networks
Autor: Rune Krauss, Marcel Merten, Mirco Bockholt, Rolf Drechsler
Konferenz: The Genetic and Evolutionary Computation Conference (GECCO)
Pdf | Referenz: Lille, France, 2021

Efficient Machine Learning through Evolving Combined Deep Neural Networks
Autor: Rune Krauss, Marcel Merten, Mirco Bockholt, Saman Fröhlich, Rolf Drechsler
Konferenz: Genetic and Evolutionary Computation Conference (GECCO)
Pdf | Referenz: Electronic-only, 2020

Enhancing Resilience against Sequential Attacks on Logic Locking using Evolutionary Strategies
Autor: Marcel Merten, Mohammed E. Djeridane, Muhammad Hassan, Niladri Bhattacharjee, Jens Trommer, Thomas Mikolajick, Rolf Drechsler
Workshop: GI/GMM/ITG Testmethoden und Zuverlässigkeit von Schaltungen und Systemen (TuZ)
Pdf | Referenz: Darmstadt, Germany, 2024

SAT-based Key Determination Attack for Improving the Quality Assessment of Logic Locking Mechanisms
Autor: Marcel Merten, Mohammed E. Djeridane, Sebastian Huhn, Rolf Drechsler
Workshop: 15th International Workshop on Boolean Problems (IWSBP)
Pdf | Referenz: Bremen, Germany, 2022

Quality Assessment of RFET-based Logic Locking Protection Mechanisms using Formal Methods
Autor: Marcel Merten, Sebastian Huhn and Rolf Drechsler
Workshop: 34. GI/GMM/ITG Testmethoden und Zuverlässigkeit von Schaltungen und Systemen (TuZ)
Pdf | Referenz: Bremerhaven, Germany, 2022

A Codeword-based Compaction Technique for On-Chip Generated Debug Data Using Two-Stage Artificial Neural Networks
Autor: Sebastian Huhn, Marcel Merten, Stephan Eggersglüß and Rolf Drechsler
Workshop: 30. GI/GMM/ITG Testmethoden und Zuverlässigkeit von Schaltungen und Systemen (TuZ)
Pdf | Referenz: Freiburg (Breisgau), Germany, 2018

« zurück


©2023 | AG Rechnerarchitektur | Kontakt | Impressum & Datenschutz