HOME | KONTAKT

Logo Universität Bremen
LOGO AGRA | AG Rechnerarchitektur



Arbeitsgruppe Rechnerarchitektur / AGRA | Informatik | FB03 | Universität Bremen

Martha Schnieber, M.Sc.


Ich beschäftige mich mit der formalen Verifikation von Schaltkreisen auf Gatterebene, insbesondere von approximierten Schaltkreisen. Hierbei zeige ich, dass die formale Verifikation von bestimmten approximierten Schaltkreisen in polynomieller Zeit und polynomiellem Platz durchführbar ist, indem ich polynomielle obere Schranken für die Komplexität der Verifikation bestimme.

WiMi

+49 421 218-63948

MZH 4300

martha1@uni-bremen.de

Polynomial Formal Verification of Approximate Functions
Autor: Martha Schnieber
Verlag: Springer
Format: DOI: 10.1007/978-3-658-41888-5 (2023)

Automated Polynomial Formal Verification: Human-Readable Proof Generation
Autor: Rolf Drechsler, Martha Schnieber
Konferenz: IEEE International Symposium on Smart Electronic Systems (iSES)
Pdf | Referenz: Ahmedabad, India, 2023

Polynomial Formal Verification of KFDD Circuits
Autor: Martha Schnieber, Rolf Drechsler
Konferenz: International Conference on Formal Methods and Models for System Design (MEMOCODE)
Pdf | Referenz: Hamburg, Germany, 2023

Next-Generation Automatic Human-Readable Proofs Enabling Polynomial Formal Verification
Autor: Rolf Drechsler, Martha Schnieber
Konferenz: International Conference on Formal Methods and Models for System Design (MEMOCODE)
Pdf | Referenz: Hamburg, Germany, 2023

Polynomial Formal Verification of Approximate Adders
Autor: Martha Schnieber, Saman Fröhlich, Rolf Drechsler
Konferenz: Euromicro Conference on Digital System Design (DSD)
Pdf | Referenz: Gran Canaria, Spain, 2022

Polynomial Formal Verification of Approximate Functions
Autor: Martha Schnieber, Saman Fröhlich, Rolf Drechsler
Konferenz: IEEE Computer Society Annual Symposium on VLSI (ISVLSI)
Pdf | Referenz: Pafos, Cyprus, 2022

Depth Optimized Synthesis of Symmetric Boolean Functions
Autor: Martha Schnieber, Saman Fröhlich, Rolf Drechsler
Konferenz: IEEE Computer Society Annual Symposium on VLSI (ISVLSI)
Pdf | Referenz: Tampa, Florida, USA, 2021

Polynomial Formal Verification of KFDD Circuits
Autor: Martha Schnieber, Rolf Drechsler
Workshop: 2023 Reed-Muller Workshop (RM2023)
Referenz: Matsue, Shimane, Japan, 2023

Polynomial Formal Verification of Approximate Adders
Autor: Martha Schnieber, Saman Fröhlich, Rolf Drechsler
Workshop: International Workshop on Logic & Synthesis (IWLS)
Referenz: Virtual Conference , 2022

« zurück


©2023 | AG Rechnerarchitektur | Kontakt | Impressum & Datenschutz