Im Rahmen des Reinhart Koselleck Polyver-Projekts beschäftige ich mich mit der polynomialen formalen Verifizierung digitaler Schaltkreise. Mein Ansatz beinhaltet den Einsatz dynamischer Programmiertechniken in Verbindung mit der Antwortsatzprogrammierung, um eine Polynomzeit-Obergrenze für den Verifizierungsprozess zu erhalten.
Polynomial Debugging and Fault Correction of Combinational Circuits With Constant Cutwidth
Advanced And-Inverter Graph Decomposition Technique for Reducing Circuit Complexity
Polynomial Formal Verification of Multi-Valued Approximate Circuits within Constant Cutwidth
Linear Formal Verification of Multi-Valued Logic Circuits within Constant Cutwidth Architectures