Dear interested parties,

In our working group, it has proven successfully that interesting topics for Bachelor's and Master's theses are worked out in a personal dialogue. Thus, we do not offer a fixed list of predefined topics.

Please do not hesitate to contact us personally, by phone or email to arrange an appointment to discuss a potential topic.

Possible thesis topics include:

• Design methodology for quantum computers
• Formal verification of processors
• Approximate computing in arithmetic circuits
• Test pattern generation for integrated circuits
• Application of neural networks in circuit design
• ...

To get an idea of the broad spectrum of the topics, the already completed theses are listed below:

All	Bachelor	Master	Diploma
2024
2023
2022
2021
2020
2019
2018
2017
2016
2015
2014
2013
2012
2011
2010
2009
2008
2007
2006
2005

Diploma (all)

Name	Topic	Year
Jannis Kranz	Entwicklung eines elektronikunterstützten Fahrradassistenzsystems	2015
Stefan Wichmann	Modellierung einer Mikrocontroller-basierten Plattform in SystemC	2015
Tino Flenker	Wörterbuchgenerierung für die Lokalisierung von Verzögerungsfehlern in Logikschaltungen	2014
Amatulwaseh Hayat	Analyse von strukturell monotonen reversiblen Schaltkreisen	2014
Philipp Kastner	Vergleich evolutionärer Algorithmen zur Stimuli-Generierung für SystemC-Designs	2014
Juan Albert Hugo Prinzhorn Mendia	Verifikation von Bedingungen im C++	2014
Arman Allahyari-Abhari	Exakte Synthese minimaler NCV-|v1>-Quantenschaltkreise	2013
Andrej Fast	Verbesserung der Fehlertoleranz von ANSI-C Programmen durch Simulation und genetische Algorithmen	2013
Tobias Koehler	Vergleich von formalen Methoden zur Fehlerlokalisierung in Software	2013
Nils Przigoda	Algorithmen von Quantencomputern und Anwendung von Boolescher Erfüllbarkeit im Entwurf	2013
Abirami Puvanendran	Testgetriebener Systementwurf auf Basis von SysML Modellen	2013
Matthias Schilmann	Optimierung von Tiefenkosten auf reversibler Ebene	2013
Kenneth Schmitz	Simultane Testmustergenerierung für Mehrfach Einzelfehler mittels Pseudo-Boolescher Optimierung zur Erzeugung kompakter Testmengen	2013
Karl Trzebiatowski	Automatisierung eines Zuweisungssystems für die Lehramtausbildung	2013
Aljoscha Windhorst	Entwurf und Implementierung eines C-Beweisers für die funktionale Abdeckungsanalyse	2013
Mathäus Wojt	Fehlerdiagnose reversibler Schaltungen unter Ausnutzung von Verfahren für den Online Test	2013
Pavel Dimitrov	Autonomous Track Control Systems for Trains	2012
Eleonora Schönborn	Optimierung der Synthese von reversiblen Schaltkreisen mit Hardwarebeschreibungssprachen	2012
Julia Seiter	Property Checking of Quantum Circuits	2012
Fereshta Yazdani	Einbettung reversibler Logik in SystemC	2012
Melanie Diepenbeck	SAT-basierte Fehlererkennung auf Basis des Sigle Stuck-At Fehlermodells	2011
Norman Gülcü	Einbetten irreversibler Funktionen mit Hilfe evolutionärer Algorithmen	2011
Sebastian Jauert	Formale Robustheitsprüfung komplexer Systeme - Steigerung der Effizienz durch Nutzung hierarchischer Zusammenhänge	2011
Markus Möhrke	Exakte Synthese von NAND-Schaltungen mit Erfüllbarkeitsbeweisern	2011
Philipp Klaffert	Fehlertolerante Schaltkreise mit geringem Ressourcenbedarf unter Verwendung partieller Redundanz	2010
Stefanie Meyer	Optimierung der Don't Care Anzahl bei SAT-basierter Testmustergenerierung mittels 3-wertiger Logik	2010
Jan Carstens	Testmustergenerierung durch Kombination Boolescher Beweiser	2009
Jannes Dinse	System-on-Chip Entwurf eines RISC mit einem FPGA	2009
Alexander Finder	Heuristische Verfahren zur Logiksynthese für Pseudo Kronecker Ausdrücke	2009
Manuel Friebus	Visualisierung von SystemC auf Systemebene	2009
Finn Haedicke	Constraint gesteuerte pseudo-zufällige Stimuli-Erzeugung basierend auf SMT-Beweisern	2009
Hoang M. Le	Formal Verification of abstract SystemC designs via Bounded Model Checking	2009
Olaf von der Ahe	Formale Verifikation von sequentiellen Schaltkreisen mittels QBF-Beweisern	2009
Hongyan Zhang	Modellierung, Validation und Verifikation der SIMATIC S5 CPU	2009
Stefan Frehse	Formaler Nachweis der Fehlertoleranz von Schaltungen -- Modellierung und effiziente Algorithmen	2008
Florian Harjes	Exakte Synthese von Multiplexerschaltkreisen	2008
Marc Messing	Evaluierung neuer Ansätze zur Fehlersortierung bei der automatischen Testmustergenerierung	2008
Sebastian Offermann	Faktorisierung mittels SAT-Beweisern	2008
Mathias Soeken	Vorverarbeitung von Erfüllbarkeitsproblemen auf der Wortebene	2008
Sara Badkoubeh	Einsatz von interaktiven Lernmodulen in der technischen Informatik	2007
Tim Cassens	Statische Kompaktierung von Testmustern für Schaltkreise	2007
Xiaobo Chen	Exakte Logiksynthese von Quantenschaltkreisen durch das Erfüllbarkeitsproblem	2007
Jinghong Jin	Voroptimierung von Instanzen des Erfüllbarkeitsproblems durch BDDs	2007
Frank Riese	Implementierung eines GCC Backends für eine RISC Architektur	2007
Stephan Eggersglüß	Testmustergenerierung für Pfadverzögerungsfehler für industrielle Schaltkreise auf Basis des Erfüllbarkeitsproblems Ausgezeichnet als beste Abschlussarbeit des Jahrgangs	2006
Christian Genz	Analyse und Visualisierung von SystemC-Spezifikationen	2006
Marcin Grden	Überdeckungsmaße in der formalen Hardware Verifikation	2006
Michael Klemm	Testmusterkompaktierung mit Genetischen Algorithmen	2006
Ulrich Kühne	Modellierung und Verifikation eines RISC Prozessors Ausgezeichnet mit dem Bremer Studienpreis 2006	2006
André Steinkamp	Heuristik Lernen auf der Basis Genetischer Programmierung für das Graphenfärbeproblem	2006
Andre Sülflow	Über die Anwendung der Mehrzieloptimierung in der Erstellung von Dienstplänen im Krankenhaus	2006
Tim Warode	Strukturelles Lernen in der erfüllbarkeits-basierten Testmustergenerierung	2006
Robert Wille	Erstellung von Free Binary Decision Diagrams mit SAT-Beweisern	2006
Sebastian Kinder	Speichereffiziente Manipulation von Entscheidungsdiagrammen: Theorie und Implementierung Ausgezeichnet mit dem Bremer Ingenieurpreis 2005	2005

hide