HOME | CONTACT | Switch DE

Logo Universtity of Bremen
LOGO AGRA | AG Rechnerarchitektur



Group of Computer Architecture / AGRA | Computer Science | Faculty 03 | University of Bremen

Master Thesis


Dear interested parties,

ChipIn our working group, it has proven successfully that interesting topics for Bachelor's and Master's theses are worked out in a personal dialogue. Thus, we do not offer a fixed list of predefined topics.

Please do not hesitate to contact us personally, by phone or email to arrange an appointment to discuss a potential topic.

Possible thesis topics include:
  • Design methodology for quantum computers
  • Formal verification of processors
  • Approximate computing in arithmetic circuits
  • Test pattern generation for integrated circuits
  • Application of neural networks in circuit design
  • ...
To get an idea of the broad spectrum of the topics, the already completed theses are listed below:

Master (alle)
NameTopicYear
Jan Patrick
Heine
Der Einfluss von Backbone-Architekturen auf eine merkmalsbasierte Motiverkennung zur automatisierten Optimierung von Bilddatensätzen für Deep Neural Networks2024
Jeremy
Hutapea
Design and Verification of a Configurable PWM Peripheral in RTL using SpinalHDL 2024
Karl Aaron
Rudkowski
Verification of SystemC RTL Peripherals using Symbolic Execution2024
Kristoffer
Weller
Visualization of Symbolic Execution Combining 2D and 3D Techniques to Visualize Symbolic Program Execution-Traces 2024
Fawad
Ahmed
Erweiterung und Evaluation von Kodierungen des All-Different-Constraints in SAT 2023
Fabian Lukas
Blanken
Implementierung und Verifikation eines Anmeldevorgangs für eine Java Webanwendung 2023
Christian Friedrich
Coors
Verification of Programs Generated from HDL for the Programmable Logic-In-Memory (PLiM) Architecture2022
Jan
Kleinekathöfer
Formal Verification of Floating Point Adders in Polynomial Time2022
Leon
Klimasch
Verfahren zur automatisierten Generierung eines Digital Twins für die Berechnung der Goldenen LBIST Signatur2022
Rune
Krauss
Speichereffizienter Aufbau von binären Entscheidungsdiagrammen für Logiksynthese und Verifikation durch Ausnutzung von Ordnungseigenschaften 2022
Mathis
Logemann
Design, Implementierung und Cross-level Verifikation eines SpinalHDL-basierten RISC-V Interrupt Controllers2022
Arbnor
Miftari
Development of New Software Tests for Robotic Motion Plans Through Mutation Testing2022
Lennart Ove
Weingarten
Formaler Nachweis von Schaltkreisen auf Polynomiale Verifizierbarkeit2022
Jan
Zielasko
Visualization of Symbolic Execution 3D Visualization of Symbolic Program Execution-Traces Generated by Instrumentation of a RISC-V Virtual Prototype2022
Milan
Funck
Design, Implementierung und Evaluierung einer RISC-V Prozessorerweiterung auf VP Ebene2021
Marcel
Merten
Entwicklung eines Hardware-basierten Evolutionären Algorithmus unter Verwendung von Mehrzieloptimierung zur Robustheitssteigerung sequentieller Schaltkreise2021
Martha
Schnieber
Polynomial Formal Verification of Approximate Functions2021
Sallar
Ahmadi-Pour
MicroRV32 - Eine SpinalHDL basierte RISC-V RV32I_Zicsr Implementierung für die Nutzung auf einem Field Programmable Gate Array2020
Christoph
Kellermann
Effizienzerhöhung des Fine-Tunings nach dem Prunen von Convolutional Neural Networks2020
Matthias
von Rüden
Optimierung einer RISC-V Simulation mit Just-in-Time Kompilierung2020
Gösta
Brünjes
Probabilistic Topic Modeling for Industrial Documents2019
Igor
Kazhdan
Entwurf und Simulation von QCA-Schaltungen auf Gatterebene2019
Maximilian
Lünert
Optimization of biochip escape routing algorithms and integration into KiCAD2019
Jonas
Wloka
Development of an Optimized GPU-based Implementation of the Elliptic Curve Factorization Method2019
Hauke
Edeler
Lösung komplexer DMFB-Routenprobleme per Reinforcement Learning 2018
Stefan
Hillmich
Graph-Based Analysis of Growth Patterns in the True Slime Mold Physarum polycephalum2018
Bruns
Niklas
Erkennung von Hardware-Trojanern in SystemC HLS Modellen durch Coverage-getriebenes Fuzzing2018
Tom Vincent
Peters
Mastering the game of Dots and Boxes with deep neural networks and tree search2018
Kevin Leonhard
Schneider
Improving the Heuristics for One-Pass-Synthesis of Digital Microfluidic Biochips2018
Malte Christian
Struck
Ein Service-Discovery-Protokoll für Netze heterogener Sensoreinheiten2018
Jil
Tietjen
Symbolische Ausführung eines RISC-V-Prozessors2018
Lars
Schmertmann
Analyse von SHA256 mit Hilfe von CryptoMiniSat2017
Dan
Sörgel
Generierung von UVM-SystemC Testumgebungen unter Verwendung von Testfalltransformation2017
Eike
Behrends
Detektion von Abhängigkeiten zwischen User Stories mittels NLP2016
Ronald Smith
Djomkam Yotedje
Generic Information Extraction Using Triple-Store Databases2016
Max Benjamin
Nitze
Constraint-based Test-Data Generation2016
Carsten
Schiefelbein
Entwurf einer drahtlosen Schnittstelle für die Onboard-Kommunikation am Beispiel des Kompaktsatelliten Eu:CROPIS2016
Alexander T.
Lange
Konzeptentwurf einer ereignisbasierten Steuerung für Raumfahrzeuge2015
Maxime Djao
Mola
Optimierung von Quantenschaltungen für Nearest Neighbor Architekturen2015
Katrin
Thielmann
Hardware-in-the-loop-Testen von Satelliten-on-Board-Komponenten: Design und Implementierung eines Testframeworks2015
Clemens
Werther
Allgemeine Probleme der Handlungsreise Ablaufplanung unter Realbedingungen2015
Xiao
Gao
Charakterisierung der Fehler von Eingebetteten Systemen2014
Murat
Göksu
Entwurf und Implementierung einer zur Laufzeit konfigurierbaren Logging-Komponente für Satelliten2014
Vladimir
Herdt
Complete Symbolic Simulation of SystemC Models2014
Sebastian
Huhn
Verwendung strukturellen Wissens in formalen Beweistechniken zur Beschleunigung der Testgenerierung2014
Bastian
Blachetta
SystemC-Synthese aus SysML-Modellen2012
Christoph
Hilken
Verifikation dynamischer Aspekte in SysML Modellen2012
Christian
Otterstedt
Optimierung von Quantenschaltkreisen mit Hilfe von Multiple Target Toffoli Gattern2012
Wanja
Schöpfer
Modellbasiertes Hardware-Software Codesign für eine Therapiefunktion in einem Intensivbeatmungsgerät2012
Markus
Groß
Automatische kontrollflussbasierte Programm–Synthese mithilfe formaler Methoden2011


hide


©2023 | Group of Computer Architecture | Contact | Legal & Data Privacy