HOME | CONTACT | Switch DE

Logo Universtity of Bremen
LOGO AGRA | AG Rechnerarchitektur



Group of Computer Architecture / AGRA | Computer Science | Faculty 03 | University of Bremen

Master Thesis


Dear interested parties,

ChipIn our working group, it has proven successfully that interesting topics for Bachelor's and Master's theses are worked out in a personal dialogue. Thus, we do not offer a fixed list of predefined topics.

Please do not hesitate to contact us personally, by phone or email to arrange an appointment to discuss a potential topic.

Possible thesis topics include:
  • Design methodology for quantum computers
  • Formal verification of processors
  • Approximate computing in arithmetic circuits
  • Test pattern generation for integrated circuits
  • Application of neural networks in circuit design
  • ...
To get an idea of the broad spectrum of the topics, the already completed theses are listed below:

2020
NameTopicDegree
Sallar Ahmadi-PourMicroRV32 - Eine SpinalHDL basierte RISC-V RV32I_Zicsr Implementierung für die Nutzung auf einem Field Programmable Gate ArrayMaster
Maximilian EschertDie Verifikation eines SystemC TLM Interrupt Controller für RISC-V basierend auf FuzzingBachelor
Mahmoud FakhouriMaschinelles Lernen von Umgebungsmodellen für die formale Verifikation von RoboterplänenBachelor
Christoph KellermannEffizienzerhöhung des Fine-Tunings nach dem Prunen von Convolutional Neural NetworksMaster
Leon KlimaschBetriebszustandserkennung von Geräten durch Auswertung von BeschleunigungssensordatenBachelor
Paul Amos KreinerPredictive Maintenance nichttechnischer Systeme auf Basis subjektiver Zustandseinschätzungen am Beispiel der Fahrzeugreinigung im CarsharingBachelor
Tom SchierenbeckEntwicklung einer ROS-basierten Sonde zur Erkennung von Fischarten mit neuronalen NetzenBachelor
Till SchlechtwegGate-level Placement für Field-coupled Nanocomputing unter Berücksichtigung von Clocking ConstraintsBachelor
Martha SchnieberSMT-based Analysis of Binarized Neural Networks Bachelor
Matthias von RüdenOptimierung einer RISC-V Simulation mit Just-in-Time KompilierungMaster
Jan Frederick WaltheresQUEape: Advanced binary bi-emulation to bridge the instruction screening performance gapBachelor


hide


©2023 | Group of Computer Architecture | Contact | Legal & Data Privacy